#008 - Zaczarowane Jabłko #1

Poziom niżej

Treść dostarczona przez Semihalf. Cała zawartość podcastów, w tym odcinki, grafika i opisy podcastów, jest przesyłana i udostępniana bezpośrednio przez Semihalf lub jego partnera na platformie podcastów. Jeśli uważasz, że ktoś wykorzystuje Twoje dzieło chronione prawem autorskim bez Twojej zgody, możesz postępować zgodnie z procedurą opisaną tutaj https://pl.player.fm/legal.

3+ y ago 1:21:20

MP3•Źródło odcinka

W ósmym odcinku rozprawiamy się z potocznymi opiniami na temat wydajności procesora Apple M1.
Tym razem bierzemy pod lupę konstrukcję nowego procesora M1 firmy Apple, który wywołał spore zamieszanie na rynku ultrabooków. Bazując na własnych, bogatych doświadczeniach z architekturą ARM, weryfikujemy doniesienia medialne usuwając jednocześnie kolejne zasłony dymne, które można napotkać wśród opisów "rewelacyjnych" wyników M1. Wyjaśniamy zasady budowy nowoczesnych procesorów i podajemy źródła rzetelnej wiedzy. Staramy się również odpowiedzieć na pytanie, jak rozwiazania Apple wpłyną długofalowo na cały rynek procesorów ARM, choć przewidywanie przyszłości należy do dziedziny niezupełnie inżynierskiej.
Prowadzący: Radosław Biernacki, Maciej Czekaj, Stanisław Kardach
Hashtag: Arm, Apple, M1
### Plan odcinka, część #1
# 0:23 - Wstęp
# 4:44 - Na jakiej podstawie analizujemy procesor
# 6:14 - Czy ISA ARM ma znaczenie?
# 8:30 - Jak działa nowoczesny procesor
# 11:20 - Dlaczego wszystkie procesory działają bardzo podobnie
# 12:55 - Odstępstwa od procesorów superskalarnych
# 14:34 - W czym faktycznie różnią się procesory
# 18:20 - Na co procesor wydatkuje energię elektryczną
# 20:50 - Dlaczego nie zawsze więcej znaczy lepiej
# 24:30 - Coś za coś - czyli konsumpcja energii a wydajność
# 30:00 - Gdzie jest magia w jabłku? - dlaczego M1 jest tak wydajny?
# 32:40 - Jak działają mikro-benchmarki
# 39:37 - Podsystem pamięci w M1
# 50:30 - Interconnect jako sieć pakietowa
# 51:47 - Nietypowy cache L3 w M1?
# 57:29 - L2 jako punkt koherencji w M1? (słynny NSObjects i ref counting)
# 1:04:32 - Podsumowanie #1
# 1:07:43 - Opóźnienie L1 w M1
# 1:08:55 - Podsumowanie #2 (nie magia)
# 1:10:12 - Registry renaming
# 1:12:30 - Dekoder rozkazów i SMT
# 1:18:58 - M1 jako awangarda w mikro-architekturze?
### Linki
# 4:44 - Testy od AnandTech
https://www.anandtech.com/show/16252/mac-mini-apple-m1-tested
# 13:02 - VLIW
https://en.wikipedia.org/wiki/Very_long_instruction_word
# 13:25 - Alternatywne architektury procesorów
Microsoft EDGE ISA - procesor grafowy
https://www.theregister.com/2018/06/18/microsoft_e2_edge_windows_10/
Ian Goddard o EDGE CPU i Mill CPU
https://millcomputing.com/topic/microsoft-e2-edge-processor/
Procesor RAW
https://apps.dtic.mil/sti/pdfs/AD1007208.pdf
Procesor Mill
https://millcomputing.com/
# 24:33 - Big-little
https://www.usenix.org/system/files/conference/hotpower14/hotpower14_hahnel.pdf
# 30:30 - Parametry mikroarchitektury procesora na bazie procesorów Intela i AMD
https://en.wikichip.org/wiki/intel/microarchitectures/coffee_lake
https://en.wikichip.org/wiki/amd/microarchitectures/zen_2
# 31:59 - Andnatech, Apple M1
https://www.anandtech.com/show/16252/mac-mini-apple-m1-tested
# 49:00 - Dougall Johnson
https://dougallj.github.io/applecpu/firestorm.html
https://twitter.com/dougallj
# 50:50 - Interconnect IP od Arteris
https://www.arteris.com/
# 55:37 - Wykresu latencji L3 na Apple M1
https://pasteboard.co/JUeihtx.png
# 1:10:45 - Tomasulo Algorithm - Registry Renaming
https://www.youtube.com/watch?v=PZZvhqnch5o
https://www.youtube.com/watch?v=D29BgTLHYbk
https://www.udacity.com/course/high-performance-computer-architecture--ud007
# 1:12:50 Power 10
https://www.hotchips.org/assets/program/conference/day1/HotChips2020_Server_Processors_IBM_Starke_POWER10_v33.pdf

11 odcinków

#Technologie #Semihalf